設(shè)備功能：本實(shí)驗(yàn)系統(tǒng)由開(kāi)發(fā)板（含主板、底板）、ByteBlaster II并口下載板（含電纜）和12V直流電源三個(gè)組成部件構(gòu)成。采用Altera公司的Cyclone EP1C6Q240系列FPGA為主芯片，包括系統(tǒng)時(shí)鐘、SRAM存儲(chǔ)器、FLASH存儲(chǔ)器、網(wǎng)絡(luò)接口芯片、串行配置芯片、音頻編碼/解碼芯片、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、鍵盤(pán)、顯示器和串行接口等外圍電路模塊。本實(shí)驗(yàn)系統(tǒng)是在CYC-L2 V2.0便攜式EDA/SOPC/DSP實(shí)驗(yàn)系統(tǒng)基礎(chǔ)上研發(fā)而成，具有完備的外部接口電路模塊，并繼承了該系統(tǒng)開(kāi)放性的特點(diǎn)?？蓾M(mǎn)足大專(zhuān)院校理工科專(zhuān)業(yè)學(xué)生EDA/SOPC/DSP課程的各種實(shí)驗(yàn)需求，協(xié)助進(jìn)行創(chuàng)新性實(shí)驗(yàn)設(shè)計(jì)，進(jìn)行電子開(kāi)發(fā)設(shè)計(jì)。
可以用于本科生的《可編程邏輯系統(tǒng)設(shè)計(jì)》、《基于PLD的數(shù)字系統(tǒng)設(shè)計(jì)》、《SOPC系統(tǒng)設(shè)計(jì)》以及《數(shù)字信號(hào)處理》等課程的實(shí)驗(yàn)教學(xué)
所屬院系：計(jì)算機(jī)科學(xué)學(xué)院
